Wenn eine fertige Leiterplatte zur Blackbox wird

Eine neue Charge Leiterplatten kommt aus der Fertigung. Die Bauteile sitzen an ihren Plätzen. Alles sieht perfekt aus. Doch bei der Inbetriebnahme funktioniert jede dritte Platine nicht. Das Problem: Ein winziger Lötfehler an einem versteckten Bauteil. Niemand kann ihn sehen, und niemand kann ihn messen. Die Testnadeln des Prüfautomaten erreichen die kritischen Stellen schlicht nicht.

Dieses Szenario ist in der Elektronikfertigung keine Seltenheit. Es entsteht, wenn bei der Entwicklung ein entscheidender Aspekt vernachlässigt wurde: die ICT-Zugänglichkeit. Dieser Begriff beschreibt, wie gut sich eine bestückte Leiterplatte mit einem In-Circuit-Tester prüfen lässt. Die gute Nachricht: Mit dem richtigen Wissen können Sie solche Probleme von Anfang an vermeiden.

In diesem Artikel erfahren Sie, was ICT-Zugänglichkeit bedeutet und warum sie so wichtig ist. Sie lernen die wichtigsten Designregeln kennen. Außerdem zeigen wir Ihnen, wie Sie diese Prinzipien in Ihren eigenen Projekten umsetzen.

Was bedeutet ICT-Zugänglichkeit?

ICT steht für In-Circuit-Test. Das ist ein automatisches Prüfverfahren für bestückte Elektronik. Ein spezieller Prüfautomat kontaktiert dabei einzelne Punkte auf der Leiterplatte mit feinen Nadeln. So kann er jeden Bauteilwert messen und jeden Lötkontakt überprüfen. Das Verfahren findet Fehler, die mit bloßem Auge unsichtbar sind.

ICT-Zugänglichkeit beschreibt nun, wie gut diese Testnadeln ihre Zielpunkte erreichen können. Der Begriff gehört zur Kategorie "Design for Test", kurz DFT. Damit meinen Entwickler alle Maßnahmen, die eine spätere Prüfung erleichtern. Eine gute Zugänglichkeit entsteht nicht zufällig. Sie muss von Anfang an in das Layout eingeplant werden.

Vergleichen Sie es mit einem Parkhaus: Ein Parkhaus kann noch so viele Stellplätze haben. Wenn die Zufahrten zu eng sind, bleiben viele Plätze leer. Genauso verhält es sich mit Testpunkten auf einer Leiterplatte. Sie können theoretisch vorhanden sein. Doch wenn kein Platz für die Nadeln bleibt, sind sie nutzlos.

Das Wichtigste in Kürze

• ICT bedeutet In-Circuit-Test – ein automatisches Prüfverfahren für Leiterplatten

• Zugänglichkeit beschreibt, ob Testnadeln alle wichtigen Punkte erreichen

• Diese Eigenschaft muss bereits beim Layout berücksichtigt werden

• Ohne Planung entstehen später teure Testprobleme in der Fertigung

Wie ein In-Circuit-Tester funktioniert

Bevor wir tiefer in die Zugänglichkeit einsteigen, sollten Sie verstehen, wie ein ICT-System arbeitet. Das Herzstück ist der sogenannte Nadelbettadapter. Er enthält hunderte oder sogar tausende federnde Kontaktstifte. Diese Stifte sind exakt so angeordnet, dass sie zu den Testpunkten einer bestimmten Leiterplatte passen.

Beim Test wird die bestückte Platine auf das Nadelbett gelegt. Die Nadeln drücken gleichzeitig auf alle vorgesehenen Kontaktpunkte. Dadurch kann der Tester innerhalb von Sekunden sämtliche Bauteile durchmessen. Er prüft Widerstände, Kondensatoren, Spulen und Dioden auf ihre korrekten Werte. Er erkennt Kurzschlüsse zwischen benachbarten Leiterbahnen. Und er findet offene Lötstellen, an denen der Kontakt fehlt.

Die Geschwindigkeit macht ICT so wertvoll für die Serienfertigung. Ein vollständiger Test dauert typischerweise nur wenige Sekunden. Händische Messungen würden Stunden benötigen. Dadurch ermöglicht der In-Circuit-Test eine hundertprozentige Prüfung jeder einzelnen Leiterplatte.

Allerdings hat das System physikalische Grenzen. Jede Nadel braucht Platz. Sie muss einen bestimmten Mindestdurchmesser haben, um zuverlässig zu kontaktieren. Die Führungen der Nadeln benötigen ebenfalls Raum. Weshalb zwischen zwei Testpunkten ein definierter Abstand eingehalten werden muss.

Warum die Zugänglichkeit oft vernachlässigt wird

Viele Entwickler konzentrieren sich zunächst auf die eigentliche Funktion ihrer Schaltung. Das ist verständlich und richtig. Doch wenn das PCB Design und Layout später nicht testbar ist, rächt sich diese Priorität. Die Ursachen für mangelnde Testzugänglichkeit sind vielfältig.

Häufig fehlt schlicht das Bewusstsein für diese Anforderung. Entwickler, die noch nie mit der Serienfertigung zu tun hatten, kennen die Problematik nicht. Sie sehen ihre Aufgabe als abgeschlossen, wenn die Schaltung auf dem Prototyp funktioniert. Die Herausforderungen der Massenproduktion bleiben ihnen verborgen.

Ein weiterer Grund ist der Platzmangel auf modernen Leiterplatten. Die Bauteile werden immer kleiner. Die Packungsdichte steigt stetig. Da erscheint jeder Quadratmillimeter für Testpunkte als Verschwendung. Diese Denkweise führt jedoch zu deutlich höheren Kosten in der Produktion. Denn fehlerhafte Platinen müssen aufwändig nachbearbeitet oder verschrottet werden.

Manchmal entsteht das Problem auch durch späte Designänderungen. Das Layout war ursprünglich testfreundlich geplant. Dann kamen neue Anforderungen hinzu. Bauteile wurden verschoben oder hinzugefügt. Die Testpunkte blieben dabei auf der Strecke. Am Ende passt der vorhandene Testraum nicht mehr zu den Kontaktflächen.

Die entscheidenden Faktoren für gute Testzugänglichkeit

Gute ICT-Zugänglichkeit ergibt sich aus dem Zusammenspiel mehrerer Faktoren. Diese Faktoren beeinflussen sich gegenseitig. Sie alle müssen beim Layouten berücksichtigt werden. Betrachten wir jeden einzelnen genauer.

Testpunktgröße und Padgestaltung

Jeder Testpunkt braucht eine Mindestgröße, damit die Prüfnadel zuverlässig kontaktieren kann. Die Kontaktfläche sollte mindestens 0,9 mm Durchmesser haben. Besser sind 1,0 mm oder mehr. Kleinere Pads führen zu instabilen Kontakten und falschen Messergebnissen.

Die Form spielt ebenfalls eine Rolle. Runde Pads sind am besten geeignet. Sie bieten der Nadelspitze von allen Seiten gleich gute Auflagebedingungen. Rechteckige oder ovale Formen funktionieren auch, sind aber weniger optimal. Die Oberfläche sollte plan und frei von Lötstopplack sein.

Vergleichen Sie es mit einem Dartspiel: Eine größere Zielscheibe ist leichter zu treffen. Genauso trifft die Testnadel ein größeres Pad zuverlässiger. Dadurch sinkt die Fehlerquote bei der Prüfung erheblich.

Abstände zwischen den Testpunkten

Der Abstand zwischen zwei benachbarten Testpunkten ist ebenso kritisch wie ihre Größe. Die Nadeln und ihre Führungshülsen brauchen Platz. Zu enge Abstände machen das Nadelbett technisch unmöglich. Oder sie erfordern teure Spezialadapter.

Als Faustregel gilt: Der Mittenabstand sollte mindestens 2,54 mm betragen. Das entspricht dem klassischen Rastermaß. Bei modernen Testsystemen sind auch 1,27 mm möglich. Abstände unter 1,0 mm erfordern jedoch Hochpräzisionstechnik und steigern die Kosten deutlich.

Nicht nur der Abstand zu anderen Testpunkten zählt. Auch Bauteile in der Nähe können den Zugang blockieren. Weshalb um jeden Testpunkt eine Sperrzone eingeplant werden sollte. In diesem Bereich dürfen keine hohen Komponenten stehen.

Bauteilhöhe und Sperrflächen

Die Nadeln eines ICT-Systems kommen von oben oder unten auf die Platine. Hohe Bauteile wie Elektrolytkondensatoren oder Steckverbinder ragen dabei in den Weg. Sie können die Nadeln daran hindern, ihre Zielpunkte zu erreichen. Das bedeutet: Die Höhe der umliegenden Bauteile begrenzt den nutzbaren Testbereich.

Planen Sie daher Sperrflächen ein. Das sind Bereiche, in denen keine Bauteile oberhalb einer bestimmten Höhe platziert werden dürfen. Die genauen Werte hängen vom verwendeten Testsystem ab. Typische Grenzwerte liegen bei 15 mm bis 25 mm Bauteillhöhe. Ihre Fertigungspartner können Ihnen die exakten Anforderungen nennen.

Einseitige oder beidseitige Zugänglichkeit

Leiterplatten können von einer oder von beiden Seiten kontaktiert werden. Die einseitige Kontaktierung ist einfacher und günstiger. Alle Testpunkte liegen dabei auf einer Platinenoberfläche. Die andere Seite ruht auf einer flachen Unterlage.

Beidseitige Systeme können beide Oberflächen gleichzeitig kontaktieren. Das erhöht die Testabdeckung erheblich. Allerdings sind solche Adapter deutlich teurer. Außerdem müssen beide Seiten zugänglich gestaltet werden. Der Designaufwand verdoppelt sich nahezu.

Für viele Anwendungen reicht die einseitige Kontaktierung aus. Allerdings müssen Sie dann alle wichtigen Netze auf die Testseite führen. Durchkontaktierungen können dabei helfen. Sie verbinden Leiterbahnen auf verschiedenen Lagen mit der Testpunktebene.

Testpunkte richtig platzieren

Die Platzierung der Testpunkte folgt bestimmten Regeln. Diese Regeln helfen Ihnen, die Zugänglichkeit systematisch zu optimieren. Sie gelten unabhängig von der konkreten Schaltung.

Welche Netze brauchen Testpunkte?

Nicht jedes Signal auf der Leiterplatte braucht einen eigenen Testpunkt. Das wäre bei komplexen Designs gar nicht möglich. Konzentrieren Sie sich auf die wichtigsten Netze:

• Versorgungsspannungen und Masse

• Kritische Signalleitungen

• Beide Anschlüsse von passiven Bauteilen wie Widerständen und Kondensatoren

• Gate-, Drain- und Source-Anschlüsse von Transistoren

• Wichtige Schnittstellenleitungen

• Alle Netze, die beim Prototyp Probleme verursacht haben

Bei Bauteilen mit zwei Anschlüssen ist die Regel einfach: Beide Seiten müssen erreichbar sein. Nur so kann der Tester den Bauteilwert messen. Ein einzelner Testpunkt reicht nicht aus. Ohne den zweiten Kontakt bleibt das Messergebnis unvollständig.

Position auf der Platine

Verteilen Sie die Testpunkte möglichst gleichmäßig über die Leiterplatte. Anhäufungen an einer Stelle erschweren die Adapergestaltung. Große leere Bereiche verschwenden hingegen nutzbaren Platz. Eine ausgewogene Verteilung ist ideal.

Halten Sie Abstand zum Platinenrand. Die äußeren Millimeter sind für die Führungsstifte des Adapters reserviert. Testpunkte direkt am Rand können nicht kontaktiert werden. Ein Sicherheitsabstand von mindestens 5 mm ist empfehlenswert.

Vermeiden Sie Testpunkte unter großen Bauteilen. Selbst wenn die Kontaktierung von der Gegenseite erfolgt: Das Bauteil behindert die visuelle Kontrolle. Außerdem können mechanische Spannungen entstehen, wenn die Nadel von unten drückt und das Bauteil von oben lastet.

Der Zusammenhang mit dem Gesamtlayout

ICT-Zugänglichkeit ist kein isoliertes Thema. Sie steht in direkter Verbindung mit anderen Aspekten des PCB Design und Layout. Diese Zusammenhänge sollten Sie kennen und bei der Entwicklung berücksichtigen.

Die Signalführung beeinflusst die Testpunktplatzierung stark. Wenn ein kritisches Netz auf einer inneren Lage verläuft, muss eine Durchkontaktierung zur Außenlage führen. Diese Via kann gleichzeitig als Testpunkt dienen. Allerdings darf sie dann nicht mit Lötstopplack abgedeckt sein. Und sie braucht ausreichend große Kupferfläche für die Nadelkontaktierung.

Das Thema Via-in-Pad verdient besondere Aufmerksamkeit. Bei dieser Technik sitzt die Durchkontaktierung direkt im Lötpad eines Bauteils. Das spart Platz und verbessert die elektrischen Eigenschaften. Für die Testbarkeit kann es jedoch problematisch sein. Gefüllte und überlötete Vias eignen sich nicht als Testpunkte. Sie müssen separate Kontaktflächen vorsehen.

EMV-Maßnahmen wie Masseflächen und Abschirmungen können ebenfalls kollidieren. Eine durchgehende Kupferfläche verbessert die elektromagnetische Verträglichkeit. Sie reduziert aber den verfügbaren Raum für Testpunkte. Hier gilt es, einen sinnvollen Kompromiss zu finden.

Integration in den Entwicklungsprozess

Die Testzugänglichkeit sollte von Anfang an mitgeplant werden. Nachträgliche Änderungen sind aufwändig und teuer. Im schlimmsten Fall erfordern sie ein komplettes Redesign. Deshalb empfehlen sich folgende Schritte:

1. Bereits in der Schaltplanphase die testpflichtigen Netze identifizieren

2. Frühzeitig mit dem Fertigungspartner die Testanforderungen klären

3. Im Layout ausreichend Platz für Testpunkte reservieren

4. Die Designregeln für Mindestabstände und Padgrößen hinterlegen

5. Vor der Fertigung einen Design-for-Test-Review durchführen

Moderne Layoutprogramme unterstützen Sie dabei. Sie können spezielle Testpunkt-Footprints definieren. Automatische Prüfungen melden Verstöße gegen die Abstandsregeln. So behalten Sie die Übersicht auch bei komplexen Projekten.

Alternativen und Ergänzungen zum klassischen ICT

Der In-Circuit-Test ist nicht die einzige Prüfmethode für bestückte Leiterplatten. Es gibt Alternativen und Ergänzungen. Diese Verfahren haben eigene Vor- und Nachteile bezüglich der Zugänglichkeit.

Flying Probe Test

Beim Flying Probe Test bewegen sich einzelne Nadeln über die Platine. Sie kontaktieren die Messpunkte nacheinander statt gleichzeitig. Dadurch entfällt der aufwändige Nadelbettadapter. Das Verfahren ist flexibler und eignet sich besonders für Prototypen und Kleinserien.

Die Zugänglichkeitsanforderungen unterscheiden sich leicht. Der Abstand zwischen Testpunkten spielt keine Rolle mehr. Die Nadel fährt jeden Punkt einzeln an. Allerdings muss ausreichend Platz für die Bewegung vorhanden sein. Hohe Bauteile können den Verfahrweg blockieren. Weshalb auch hier eine durchdachte Platzierung wichtig bleibt.

Boundary Scan und JTAG

Komplexe digitale Bauteile wie Prozessoren und FPGAs unterstützen oft Boundary Scan. Diese Technik erlaubt die Prüfung über eine serielle Schnittstelle. Nur wenige Pins müssen physisch kontaktiert werden. Die restliche Prüfung erfolgt softwaregesteuert über die eingebaute Testlogik.

Boundary Scan reduziert den Bedarf an physischen Testpunkten erheblich. Allerdings funktioniert es nur bei geeigneten Bauteilen. Passive Komponenten und einfache analoge Schaltungen erfordern weiterhin klassische ICT-Messung. Beide Verfahren ergänzen sich daher gut.

Optische Inspektion

Automatische optische Inspektion, kurz AOI, prüft die Lötqualität mit Kameras. Sie erkennt fehlende Bauteile, verdrehte Komponenten und grobe Lötfehler. Die Zugänglichkeit spielt hier eine untergeordnete Rolle. Wichtig ist nur, dass die Kamera freie Sicht auf die Lötstellen hat.

AOI ersetzt jedoch keine elektrische Prüfung. Sie kann nicht messen, ob ein Widerstand den richtigen Wert hat. Versteckte Kurzschlüsse bleiben unerkannt. Deshalb kombinieren viele Fertigungslinien AOI mit ICT oder Flying Probe.

Häufige Fehler und wie Sie sie vermeiden

Aus der Praxis kennen wir typische Fallstricke bei der ICT-Zugänglichkeit. Diese Fehler treten immer wieder auf. Mit dem richtigen Bewusstsein können Sie sie umgehen.

Zu kleine oder fehlende Testpunkte

Der häufigste Fehler: Die Testpunkte sind schlicht zu klein. Manchmal wurden Standard-Vias als Testpunkte vorgesehen. Deren Durchmesser reicht jedoch nicht für zuverlässige Nadelkontakte. Verwenden Sie immer dedizierte Testpunkt-Pads mit mindestens 0,9 mm Durchmesser.

Testpunkte unter Bauteilen versteckt

Manche Layouts zeigen Testpunkte, die unter großen Bauteilen verschwinden. Das passiert leicht bei automatischer Platzierung. Die Software kennt die physischen Grenzen des Testsystems nicht. Prüfen Sie deshalb manuell die Umgebung jedes Testpunktes.

Zu enge Abstände

Bei dichter Bestückung rutschen Testpunkte oft zu nah aneinander. Die Nadeln des Adapters kollidieren dann oder können nicht eingebaut werden. Definieren Sie Mindestabstände als Designregel. Lassen Sie diese automatisch prüfen.

Vergessene Durchkontaktierungen

Netze auf inneren Lagen brauchen eine Verbindung zur Außenseite. Ohne diese Durchkontaktierung fehlt der Testpunkt. Achten Sie besonders bei Power-Planes darauf. Die Versorgungsspannungen liegen oft auf Innenlagen und sind dann nicht direkt zugänglich.

Fehlende Abstimmung mit der Fertigung

Jeder Fertigungspartner hat eigene Testsysteme mit eigenen Anforderungen. Was bei einem Dienstleister funktioniert, kann beim nächsten problematisch sein. Klären Sie die Testanforderungen frühzeitig ab. Holen Sie sich die Designrichtlinien und halten Sie sich daran.

Praktische Checkliste für Ihr nächstes Projekt

Die folgende Liste hilft Ihnen, die ICT-Zugänglichkeit systematisch zu prüfen. Gehen Sie diese Punkte vor der Fertigung durch. So vermeiden Sie böse Überraschungen.

• Alle kritischen Netze haben Testpunkte

• Passive Bauteile sind an beiden Anschlüssen messbar

• Testpunkt-Pads haben mindestens 0,9 mm Durchmesser

• Der Abstand zwischen Testpunkten beträgt mindestens 2,54 mm

• Keine hohen Bauteile blockieren die Testpunkte

• Testpunkte haben mindestens 5 mm Abstand zum Platinenrand

• Testpunkte sind frei von Lötstopplack

• Die Testseite ist klar definiert (oben oder unten)

• Durchkontaktierungen verbinden Innenlagen mit der Testebene

• Die Designregeln entsprechen den Vorgaben des Fertigungspartners

Wirtschaftliche Aspekte der Testzugänglichkeit

Gute ICT-Zugänglichkeit kostet in der Entwicklung etwas Zeit. Diese Investition zahlt sich jedoch mehrfach aus. Die wirtschaftlichen Vorteile sind beträchtlich.

Fehlerhafte Leiterplatten, die nicht getestet werden können, müssen anders geprüft werden. Händische Messungen dauern wesentlich länger. Die Personalkosten steigen entsprechend. Oder die Platinen werden ohne vollständige Prüfung ausgeliefert. Dann wandern die Fehler zum Kunden und verursachen Reklamationen.

Ein gut testbares Design ermöglicht dagegen schnelle Serienprüfung. Jede Platine wird innerhalb von Sekunden vollständig getestet. Fehlerhafte Exemplare werden sofort erkannt und aussortiert. Die Feldausfallrate sinkt deutlich. Kundenzufriedenheit und Reputation profitieren.

Außerdem vereinfacht sich die Fehlersuche erheblich. Der ICT-Prüfbericht zeigt exakt, welches Bauteil auf welcher Platine fehlerhaft ist. Die Nacharbeit kann gezielt erfolgen. Ohne diese Information müssten Techniker zeitaufwändig suchen. Das bedeutet: Jede Stunde, die Sie in testgerechtes Design investieren, sparen Sie später mehrfach ein.

Zusammenfassung: Die wichtigsten Punkte

ICT-Zugänglichkeit ist ein Schlüsselfaktor für erfolgreiche Elektronikproduktion. Sie entscheidet darüber, ob Ihre Leiterplatten effizient und zuverlässig geprüft werden können. Die folgenden fünf Aspekte sollten Sie aus diesem Artikel mitnehmen:

1. Frühzeitig planen: Berücksichtigen Sie die Testanforderungen bereits beim Schaltplanentwurf. Nachträgliche Änderungen sind teuer und zeitaufwändig.

2. Ausreichend Platz vorsehen: Testpunkte brauchen definierte Mindestgrößen und Abstände. Sparen Sie hier nicht am falschen Ende.

3. Bauteile berücksichtigen: Hohe Komponenten können Testpunkte blockieren. Planen Sie Sperrflächen und prüfen Sie die Zugänglichkeit im 3D-Modell.

4. Mit der Fertigung abstimmen: Jedes Testsystem hat eigene Anforderungen. Holen Sie sich die Designrichtlinien und halten Sie sich daran.

5. Wirtschaftlich denken: Investition in Testbarkeit spart später vielfache Kosten bei Prüfung, Nacharbeit und Reklamationen.

Wenn Sie diese Prinzipien befolgen, werden Ihre Leiterplatten problemlos durch den In-Circuit-Test laufen. Fehler werden früh erkannt und behoben. Die Qualität Ihrer Produkte steigt. Und Sie vermeiden das eingangs beschriebene Szenario der untestbaren Blackbox.

Nächste Schritte für Ihr Projekt

Sie haben nun einen soliden Überblick über die ICT-Zugänglichkeit gewonnen. Wie geht es von hier aus weiter? Die folgenden Schritte helfen Ihnen, das Gelernte in die Praxis umzusetzen.

Sprechen Sie mit Ihrem Fertigungspartner über dessen Testmöglichkeiten. Fragen Sie nach den spezifischen Designrichtlinien. Jeder Dienstleister kann Ihnen detaillierte Vorgaben zu Abständen, Padgrößen und Sperrflächen liefern. Diese Informationen sollten Sie in Ihre CAD-Bibliothek übernehmen.

Überprüfen Sie Ihre bestehenden Designs auf Testzugänglichkeit. Nutzen Sie die Checkliste aus diesem Artikel. Identifizieren Sie Verbesserungspotenzial für zukünftige Revisionen. Auch kleine Anpassungen können die Testbarkeit deutlich verbessern.

Vertiefen Sie Ihr Wissen in verwandten Bereichen. Das PCB Design und Layout umfasst noch viele weitere Aspekte. EMV-gerechtes Layout, High-Speed-Design und thermisches Management sind nur einige Beispiele. Jeder dieser Bereiche interagiert mit der Testbarkeit. Ein ganzheitliches Verständnis macht Sie zu einem besseren Entwickler.

Bei komplexen Projekten kann professionelle Unterstützung sinnvoll sein. Erfahrene Entwicklungsdienstleister kennen die Fallstricke und können sie von Anfang an vermeiden. Die Zusammenarbeit mit Experten spart Zeit und verhindert kostspielige Fehler. So erreichen Sie schneller ein testbares, fertigungsreifes Design.